特許

J-GLOBAL ID：200903095510610985

半導体装置の製造方法

発明者： 東 雅彦
出願人/特許権者： 富士通株式会社
代理人 (1件)： 北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願平10-093068
公開番号（公開出願番号）：特開平11-289005
出願日： 1998年04月06日
公開日（公表日）： 1999年10月19日
要約：

【要約】【課題】 トレンチ法を用いた素子分離膜形成技術に関し、素子分離膜の高さによる影響を受けにくく安定した素子特性を得ることができる半導体装置の製造方法を提供する。【解決手段】 半導体基板10上に絶縁膜12を形成する工程と、絶縁膜12上にストッパ膜16を形成する工程と、ストッパ膜16が形成されていない領域の半導体基板10に、縁部がストッパ膜16から所定の間隔だけ離間した溝20を形成する工程と、ストッパ膜16をマスクとして半導体基板10を酸化し、溝20の内面から溝20の周縁部の半導体基板10上に延在して形成された絶縁膜22を形成する工程と、絶縁膜12上及びストッパ膜16に絶縁膜24を形成する工程と、絶縁膜24を平面的に除去し、溝20内に絶縁膜24を残存させる工程と、ストッパ膜16を除去する工程とにより半導体装置を製造する。

請求項（抜粋）：

半導体基板上に第1の絶縁膜を形成する第1の絶縁膜形成工程と、前記第1の絶縁膜上に、素子領域となる領域上を覆うストッパ膜を形成するストッパ膜形成工程と、前記ストッパ膜が形成されていない領域の前記半導体基板に、縁部が前記ストッパ膜から所定の間隔だけ離間した溝を形成する溝形成工程と、前記ストッパ膜をマスクとして前記半導体基板を酸化し、前記溝の内面から前記溝の周縁部の前記半導体基板上に延在して形成された第2の絶縁膜を形成する第2の絶縁膜形成工程と、前記第1の絶縁膜上及び前記ストッパ膜上に第3の絶縁膜を形成する第3の絶縁膜形成工程と、前記ストッパ膜が露出するまで前記第3の絶縁膜を平面的に除去し、前記第1の絶縁膜が形成された前記溝内に前記第3の絶縁膜を残存させる第3の絶縁膜除去工程と、前記ストッパ膜を除去するストッパ膜除去工程とを有することを特徴とする半導体装置の製造方法。