特許

J-GLOBAL ID：200903095513006027

未使用メモリ空間アクセスエラー検出回路

発明者： 石井 博之
出願人/特許権者： 石川島播磨重工業株式会社
代理人 (1件)： 堀田 実 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-051143
公開番号（公開出願番号）：特開平6-266613
出願日： 1993年03月12日
公開日（公表日）： 1994年09月22日
要約：

【要約】【目的】 未使用メモリ空間のアクセスを検出する。【構成】 アドレスバス信号とメモリセレクト信号を入力し、メモリ空間のアクセスエラーを検出するアドレスデコーダ1と、アドレスデコーダ1の出力を入力するORゲート2と、リード/ライト信号の論理積を出力するANDゲート3と、ORゲート2の出力をD端子に入力し、ANDゲートの出力をクロック端子に入力し、Q出力端子の出力をORゲートの入力端子とCPUの割込端子に出力し、CPUが割込み処理後に発生するリセット信号をリセット端子に接続したDフリップフロップ4とを備える。

請求項（抜粋）：

アドレスバスよりのアドレスとメモリセレクト信号を入力し、メモリ空間のアクセスエラーを検出するアドレスデコーダと、アドレスデコーダの出力を一方の入力とするORゲートと、リード、ライト信号の論理積を出力するANDゲートと、前記ORゲートの出力をD端子に入力し、前記ANDゲートの出力をクロック端子に入力し、Q出力端子より、前記ORゲートの他方の入力端子にフィードバックし、Q出力端子をCPUの割り込み端子に接続し、CPUが割り込み処理後に発生するリセット信号をリセット端子に接続したDフリップフロップとを備えたことを特徴とする未使用メモリ空間アクセスエラー検出回路。