半導体集積回路

発明者： , ,
出願人/特許権者：
代理人 (1件)：平戸哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-058653
公開番号（公開出願番号）：特開平10-254578
出願日： 1997年03月13日
公開日（公表日）： 1998年09月25日
要約：

【要約】【課題】所定のクロックを遅延してなる、所定のクロックに対して所定の位相差を有するクロックを必要とする回路を備える半導体集積回路に関し、プロセス条件や温度変化や電源電圧の値に関わらず、位相精度の高いクロック伝達を行うことができるようにする。【解決手段】固定遅延回路22のn-m段目のゲート回路23-(m+1)から出力されるクロックC22Bをクロック伝達回路3の初段のゲート回路4-mに供給することにより、メインクロックMCを遅延してなるメインクロックMCと同相のクロックQCを供給すべき回路2に対して、メインクロックMCを遅延してなるメインクロックMCと同相のクロックQCを供給する。

請求項（抜粋）：

第1のクロックを遅延してなる、前記第1のクロックと所定の位相差を有する第2のクロックを必要とする回路を備えると共に、前記第2のクロックを必要とする回路へのクロック伝送路に遅延時間をTAとするゲート回路をm段接続してなるクロック伝達回路を有する半導体集積回路において、可変遅延回路と、遅延時間をTAとするゲート回路をn段接続し(但し、n、mは、n>mを満足する正の整数である。)、初段のゲート回路の入力端を前記可変遅延回路の出力端に接続してなる固定遅延回路とを有し、前記可変遅延回路の出力端又は前記固定遅延回路のn-m段目のゲート回路の出力端を前記クロック伝達回路の入力端に接続し、前記第1のクロックを遅延させる遅延回路と、前記固定遅延回路の終段のゲート回路の出力端に得られる第3のクロックが前記第2のクロックに要求される位相となるように前記可変遅延回路の遅延時間を制御する遅延時間制御回路とを有する遅延同期ループ回路を備えていることを特徴とする半導体集積回路。

IPC (4件)：

G06F 1/10 , H01L 27/04 , H01L 21/822 , H03L 7/00

FI (3件)：

G06F 1/04 330 A , H03L 7/00 D , H01L 27/04 D

前のページに戻る