特許

J-GLOBAL ID：200903095521935720

クロックディザリング回路を用いたPLL回路

発明者： 下川 弘記
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-065605
公開番号（公開出願番号）：特開2000-261314
出願日： 1999年03月11日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】 帰還分周器の分周比に制限されず、構成が簡単なクロックディザリング回路を用いたPLL回路を提供する。【解決手段】 記憶手段2と、チャージポンプ回路5とからなるクロックディザリング回路1をチャージポンプ回路12と並列に設ける。記憶手段2は、位相比較回路11が出力する位相差信号UP、DNを記憶し、位相の遅れまたは進みの変化に応じてレベルが反転する制御信号PDを生成する。チャージポンプ回路5は前記制御信号PDに基づいてチャージポンプ信号PC2を生成して低域通過フィルタ13に供給し、出力周波数に一定の周期の揺らぎを発生させる。

請求項（抜粋）：

入力電圧に応じて発振周波数を変化させる電圧制御発振器と、該電圧制御発振器の出力を分周する帰還分周器と、基準信号と前記帰還分周器の出力との位相を比較して位相差信号を出力する位相比較回路と、該位相比較回路の出力により位相差補正信号を生成する第1のチャージポンプ回路と、前記位相差補正信号を平滑化し、前記電圧制御発振器へ制御信号を供給する低域通過フィルタとを備えたPLL回路において、前記第1のチャージポンプ回路と並列に設けられ、前記位相比較回路が出力する位相差信号を記憶し、前記位相差信号の位相の遅れまたは進みの変化に応じてレベルが反転する制御信号を生成する記憶手段と、該記憶手段の出力制御信号に基づいてチャージポンプ信号を生成し、前記低域通過フィルタに供給する第2のチャージポンプ回路と、を具備してなるPLL回路。

Fターム (12件)：

5J106CC01 ,  5J106CC21 ,  5J106CC31 ,  5J106CC38 ,  5J106CC41 ,  5J106DD32 ,  5J106DD43 ,  5J106DD48 ,  5J106EE08 ,  5J106GG15 ,  5J106HH03 ,  5J106KK39