特許

J-GLOBAL ID：200903095528727308

積層回路基板製造方法及び積層回路基板製造装置

発明者： 太田 和也
出願人/特許権者： ソニー株式会社
代理人 (1件)： 田辺 恵基
公報種別：公開公報
出願番号（国際出願番号）：特願2000-380822
公開番号（公開出願番号）：特開2002-185150
出願日： 2000年12月14日
公開日（公表日）： 2002年06月28日
要約：

【要約】【課題】歩留りを向上させ得る積層回路基板製造方法及び積層回路基板製造装置を提案する。【解決手段】メモリ用回路基板20を積層して、メモリ用積層回路基板30の各メモリ用回路基板20にそれぞれ電気的に本接続される複数の導電ピン4に電気的に仮接続する度に、動作検査部3によって当該積層された全てのメモリ用回路基板20の動作状態を各導電ピン4を介して検査し、その検査結果として正常に動作しない場合には、積層された全てのメモリ用回路基板20のうち最上層のメモリ用回路基板20のみを新たなメモリ用回路基板20に取り替え、正常に動作する場合には、最上層のメモリ用回路基板20に更に新たなメモリ用回路基板20を積層するようにして、動作状態の良好な所定数のメモリ用回路基板20を積層することにより、電気的に本接続する前に動作状態が良好な回路基板のみを順次積層することができ、かくして、歩留りを向上させることができる。

請求項（抜粋）：

複数の回路基板を積層して積層回路基板を製造する積層回路基板製造方法において、上記回路基板を積層して、上記積層回路基板の各上記回路基板にそれぞれ電気的に本接続される複数の導電ピンに電気的に仮接続する度に、当該積層された全ての上記回路基板の動作状態を各上記導電ピンを介して検査する動作検査ステップと、上記動作検査ステップの検査結果として正常に動作しない結果を得た場合には、上記積層された全ての上記回路基板のうち最上層の上記回路基板のみを新たな上記回路基板に取り替え、上記動作検査ステップの検査結果として、正常に動作している結果を得た場合には、上記最上層の上記回路基板に更に新たな上記回路基板を積層するようにして、上記動作状態の良好な所定数の上記回路基板を積層する積層ステップとを具えることを特徴とする積層回路基板製造方法。

IPC (4件)：

H05K 3/46 ,  H01L 25/00 ,  H05K 3/40 ,  H05K 3/36

FI (4件)：

H05K 3/46 Y ,  H01L 25/00 A ,  H05K 3/40 Z ,  H05K 3/36 Z

Fターム (25件)：

5E317AA21 ,  5E317AA24 ,  5E317CC08 ,  5E317CD27 ,  5E317CD29 ,  5E317CD36 ,  5E317GG17 ,  5E344AA01 ,  5E344BB01 ,  5E344BB04 ,  5E344CC03 ,  5E344CC21 ,  5E344CD14 ,  5E344DD01 ,  5E344DD11 ,  5E344EE21 ,  5E346AA42 ,  5E346EE16 ,  5E346EE18 ,  5E346EE38 ,  5E346FF33 ,  5E346GG15 ,  5E346GG28 ,  5E346GG31 ,  5E346HH31