特許

J-GLOBAL ID：200903095540971400

Si半導体素子の製造方法

発明者： シンジ・ウヤ
出願人/特許権者： ゴールド スター エレグトロン カンパニー リミテッド
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平5-239260
公開番号（公開出願番号）：特開平7-106544
出願日： 1993年09月01日
公開日（公表日）： 1995年04月21日
要約：

【要約】【目的】 本発明の要旨は素子領域近方に存在する素子分離領域やそれに相当する領域、n+,p+等の空乏化されない素子領域、または後の製造工程により半導体基板表面から除去され隔離される領域内にゲッタリングサイトを形成するものである。【構成】 Si半導体素子の製造工程において、Si基板の素子分離領域、Si基板上に形成される酸化膜とSi基板との界面下部領域、Si基板に形成される高濃度の不純物領域から選択されたいずれかの領域、または2つ以上の領域にカーボンをイオン注入し、熱処理して、ゲッタリングサイトを形成する工程を含む。

請求項（抜粋）：

Si半導体素子の製造工程において、Si基板の素子分離領域、Si基板上に形成される酸化膜とSi基板との界面下部領域、Si基板に形成される高濃度の不純物領域から選択されたいずれかの領域、または2つ以上の領域にカーボンをイオン注入し、熱処理して、ゲッタリングサイトを形成する工程を含むことを特徴とするSi半導体素子の製造方法。

IPC (2件)：

H01L 27/148 ,  H01L 21/322

引用特許：

出願人引用 (3件)

• 特開昭60-084813
  
• 特開平1-225350
  
• 特開2051-296225
  

審査官引用 (4件)

• 特開昭60-084813
  
• 特開昭60-084813
  
• 特開平1-225350
  
• 特開昭63-296225