特許

J-GLOBAL ID：200903095547223230

水平同期信号分離回路

発明者： 石井 博文
出願人/特許権者： 株式会社富士通ゼネラル
代理人 (1件)： 古澤 俊明 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-200964
公開番号（公開出願番号）：特開平11-032234
出願日： 1997年07月09日
公開日（公表日）： 1999年02月02日
要約：

【要約】【課題】 S/N比が設定値以下の信号(例:VTR信号)が入力した時も、S/N比が設定値を超えている信号(例:TV信号)が入力した時も、後段のPLL回路に悪影響を与えないHD(水平同期)信号を出力すること。【解決手段】 同期スライス回路26、マスキング回路28、AFC回路32及び切替回路50を具備し、VTR信号入力時にはマスキング回路28の出力する第1HD信号が、TV信号入力時にはAFC回路32の出力する第2HD信号が水平同期信号として出力する。VTR信号入力時に入力信号の同期タイミングがそのまま後段のPLL回路に伝わるので、PLL回路の収束動作が遅くならずPLL回路の動作が安定する。TV信号入力時にAFC回路32の周波数制御で第1HD信号に位相同期させた第2HD信号が水平同期信号として出力するので、第2HD信号にノイズが混入せず、PLL回路の動作が乱れにくい。

請求項（抜粋）：

入力した合成映像信号の同期部分をスライスして合成同期信号を出力する同期スライス回路と、この同期スライス回路の出力信号のうちの水平同期信号以外をマスキング処理し第1の水平同期信号として出力するマスキング回路と、発振周波数制御によって前記マスキング回路から出力する第1水平同期信号と位相同期した信号を作成し第2の水平同期信号として出力するAFC回路と、前記入力合成映像信号のS/N比が設定値以下か否かに応じて、前記マスキング回路から出力する第1水平同期信号と前記AFC回路から出力する第2水平同期信号とを切り替えて出力する切替回路とを具備することを特徴とする水平同期信号分離回路。

IPC (6件)：

H04N 5/08 ,  G09G 3/20 ,  G09G 5/00 520 ,  H04N 5/06 ,  H04N 5/66 101 ,  H04N 5/66 102

FI (6件)：

H04N 5/08 ,  G09G 3/20 V ,  G09G 5/00 520 V ,  H04N 5/06 ,  H04N 5/66 101 Z ,  H04N 5/66 102 Z