特許

J-GLOBAL ID：200903095551114941

半導体装置

発明者： 光地 哲伸
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 谷 義一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-222896
公開番号（公開出願番号）：特開平5-063200
出願日： 1991年09月03日
公開日（公表日）： 1993年03月12日
要約：

【要約】【目的】 電極数が少なく素子分離領域が小さく、かつ、ラッチアップ耐性の高い半導体装置を実現する。【構成】 絶縁体106の主面に形成された絶縁ゲート型電界効果トランジスタにおいて、埋込みのドレイン領域101,203および、埋込みのゲート領域105を有する。

請求項（抜粋）：

絶縁体の主面に形成された絶縁ゲート型電界効果トランジスタにおいて、埋込みのドレイン領域および、埋込みのゲート領域を有することを特徴とする半導体装置。

IPC (5件)：

H01L 29/784 ,  H01L 21/285 ,  H01L 21/285 301 ,  H01L 27/08 331 ,  H01L 27/12

FI (2件)：

H01L 29/78 311 X ,  H01L 29/78 311 C

引用特許：

審査官引用 (2件)

• 特開昭52-034681
  
• 特開平3-145760