特許

J-GLOBAL ID：200903095589378896

乱数発生装置および乱数発生方法、媒体、並びに暗号化装置および暗号化方法

発明者： 成田 哲也
出願人/特許権者： ソニー株式会社
代理人 (1件)： 稲本 義雄
公報種別：公開公報
出願番号（国際出願番号）：特願平11-176330
公開番号（公開出願番号）：特開2001-005383
出願日： 1999年06月23日
公開日（公表日）： 2001年01月12日
要約：

【要約】【課題】 情報の盗聴や改竄等を、より強固に防止する。【解決手段】 疑似乱数計算回路42では、所定の関数に対して、シードが与えられることにより、疑似乱数が発生され、疑似乱数変換装置41では、その疑似乱数が、暗号化に用いる暗号鍵としてのセッションキーに変換される。一方、乱数情報取得装置43では、外部から予測不可能な値として、温度センサ44が出力する温度の小数点以下2桁を整数化したものが、乱数情報として取得され、疑似乱数計算回路42では、ある1の乱数情報に基づくタイミングにおいて、他の1の乱数情報に基づき、シードが変更される。

請求項（抜粋）：

疑似乱数を発生する乱数発生装置であって、所定の初期値に基づいて、前記疑似乱数を発生する発生手段と、外部から予測不可能な値を取得する取得手段と、前記予測不可能な値に基づくタイミングにおいて、前記予測不可能な値に基づき、前記所定の初期値を変更する変更手段とを含むことを特徴とする乱数発生装置。

IPC (3件)：

G09C 1/00 650 ,  G06F 7/58 ,  H04L 9/26

FI (3件)：

G09C 1/00 650 B ,  G06F 7/58 A ,  H04L 9/00 659

Fターム (10件)：

5J104AA16 ,  5J104EA06 ,  5J104EA18 ,  5J104EA19 ,  5J104FA10 ,  5J104GA01 ,  5J104GA04 ,  5J104NA02 ,  5J104NA03 ,  5J104NA04