特許
J-GLOBAL ID:200903095594301869

半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ

発明者:
出願人/特許権者:
代理人 (1件): 三好 秀和 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-214758
公開番号(公開出願番号):特開平10-199924
出願日: 1997年08月08日
公開日(公表日): 1998年07月31日
要約:
【要約】【課題】 小型化及び軽量化した電子機器に効果的に使用されることができ、半導体チップの信号処理速度を増加させることができる半導体チップパッケージとその製造方法及び積層パッケージを提供する。【解決手段】 基板の上面及び下面に形成され、導電性材料よりなる金属パターン32と、基板の下面に形成されるキャビティ及びこのキャビティに連結される開口部を有する基板31と、開口部にチップ40のボンディングパッド41が位置するように、接着手段により基板31の下面に取り付けられ、ボンディングパッド41と金属パターン32が電気的に連結される半導体チップ40と、基板31の側面に形成され、金属パターン32と電気的に連結されるメッキ層37と、電気的連結部を封止する封止手段44とから半導体チップパッケージ30を構成した。
請求項(抜粋):
基板の上面及び下面に形成された導電性材料よりなる金属パターンと、基板の下面に形成されるキャビティ及び前記キャビティに連結される開口部を有する基板と、前記開口部にチップのボンディングパッドが位置するように、接着手段により前記基板の下面に取り付けられ、前記ボンディングパッドが前記金属パターンに電気的に連結された半導体チップと、前記基板の側面に形成され、前記金属パターンと電気的に連結されるメッキ層と、前記ボンディングパッドと前記金属パターンの電気的連結部を封止する封止手段とからなる半導体チップパッケージ。
IPC (5件):
H01L 21/60 301 ,  H01L 23/12 ,  H01L 25/10 ,  H01L 25/11 ,  H01L 25/18
FI (3件):
H01L 21/60 301 N ,  H01L 23/12 L ,  H01L 25/14 Z

前のページに戻る