特許
J-GLOBAL ID:200903095597876323

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 徳若 光政
公報種別:公開公報
出願番号(国際出願番号):特願平5-166461
公開番号(公開出願番号):特開平6-350052
出願日: 1993年06月11日
公開日(公表日): 1994年12月22日
要約:
【要約】【目的】 高集積化を図りつつ、製造工程の変更や追加なしにチップの正実装と逆実装を可能にした半導体記憶装置を提供する。【構成】 半導体チップの中央部分に軸対称的に少なくともデータ入出力用パッドを2列に並列に配置し、パッド列とチップ上に絶縁性を以て取付けられたLOC構造のリードとワイヤーボンディングにより接続する。【効果】 パッド列が短くできるからその分チップの大きさが小さくできるとともに、正実装のものと同じワイヤーボィンティング工程により裏面実装用のRAMを得ることができる。
請求項(抜粋):
メモリアレイに挟まれた半導体チップの中央寄りに軸対称的に2列に配列された少なくともデータ入出力用パッドを備え、上記パッド列とチップ上に絶縁性を以て取付けられたLOC構造のリードとワイヤーボンディングにより接続されてなることを特徴とする半導体記憶装置。
IPC (4件):
H01L 27/108 ,  G11C 11/401 ,  H01L 21/60 301 ,  H01L 21/60
FI (2件):
H01L 27/10 325 T ,  G11C 11/34 371 K

前のページに戻る