特許

J-GLOBAL ID：200903095601200879

ローカル交換機とアクセスネットワーク装置間のネットワーク及び、このネットワークに使用する半導体集積回路装置

発明者： 石塚 淳 ,  小柳 正勝 ,  橋永 健次 ,  小林 大介 ,  重岡 由美子
出願人/特許権者： 富士通株式会社
代理人 (1件)： 林 恒徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-225088
公開番号（公開出願番号）：特開平11-068936
出願日： 1997年08月21日
公開日（公表日）： 1999年03月09日
要約：

【要約】【課題】V5.1及びV5.2インタフェース規格に、適宜に対応可能のネットワーク構成に最適な、アクセスネットワーク装置(AN)におけるインタフェース部の、1チップLSI化の構成を提供する。【解決手段】半導体集積回路装置は、プロトコルデーことを特徴とするタを生成する第1の回路と、プロトコルデータを生成する回路で生成されたプロトコルデータに、少なくともフラグを付加してHDLCフレームフォーマットを生成する第2の回路を、それぞれ2n(n=1,2,3・・・)個づつ搭載して構成される。前記第1の回路で生成されるプロトコルデータは、V5インタフェースのリンクアクセス手順プロトコルであり、前記第2の回路において、該V5インタフェースのリンクアクセス手順プロトコルに、エンベロップファンションアドレス及び、フレームチェックシーケンスを付加してHDLCフレームを組み立てる。

請求項（抜粋）：

プロトコルデータを生成する第1の回路と、該プロトコルデータを生成する第1の回路で生成されたプロトコルデータに、少なくともフラグを付加してHDLCフレームフォーマットを生成する第2の回路を、それぞれ2n(n=正の整数)個づつ搭載して構成されることを特徴とする半導体集積回路装置。

IPC (4件)：

H04M 3/00 ,  H04L 12/02 ,  H04Q 3/42 104 ,  H04Q 11/04

FI (4件)：

H04M 3/00 B ,  H04Q 3/42 104 ,  H04L 11/02 E ,  H04Q 11/04 Z