特許

J-GLOBAL ID：200903095601511092

同期型メモリのアドレスバッファ回路

発明者： 本田 隆
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願2000-357146
公開番号（公開出願番号）：特開2002-163889
出願日： 2000年11月24日
公開日（公表日）： 2002年06月07日
要約：

【要約】【課題】 雑音等の影響によってアドレス信号Aiのタイミングが変化しても、誤ったアドレス信号を保持することがないアドレスバッファ回路を提供する。【解決手段】 アドレスラッチ部20Aの2つのFF(フリップフロップ)24,25で相補的なアドレス信号Xi,/Xiが保持されていれば、ノードNBの取込許可信号ENは“L”となり、NAND21A,23Aの出力は“H”となる。これにより、FF24,25の保持内容は変化しない。クリア信号CLによってFF24,25がリセットされると、取込許可信号ENは“H”となる。これにより、シンクロナイズ部10でクロック信号CKに同期して読み取られたアドレス信号Aiが、アドレス取込信号ENのタイミングに従ってFF24,25に保持される。

請求項（抜粋）：

外部から与えられるアドレス信号をクロック信号に同期して保持し、その保持したアドレス信号を内部ノードに出力するシンクロナイズ部と、前記内部ノードに出力されたアドレス信号とそのアドレス信号を反転した反転アドレス信号をアドレス取込信号に基づいて保持し、その保持した相補的なアドレス信号を出力するアドレスラッチ部とを備えた同期型メモリのアドレスバッファ回路において、前記アドレスラッチ部は、取込許可信号と前記アドレス取込信号が与えられたときに、前記内部ノードのアドレス信号及びこのアドレス信号を反転して生成した反転アドレス信号の相補的な信号を出力する相補信号生成手段と、前記相補信号生成手段から出力されるアドレス信号を保持して出力すると共に、クリア信号が与えられたときにその保持内容を消去する第1の保持手段と、前記相補信号生成手段から出力される反転アドレス信号を保持して出力すると共に、前記クリア信号が与えられたときにその保持内容を消去する第2の保持手段と、前記第1及び第2の保持手段の保持内容が共に消去されているときにのみ前記取込許可信号を出力する取込制御手段とを、備えたことを特徴とする同期型メモリのアドレスバッファ回路。

IPC (2件)：

G11C 11/407 ,  G11C 11/408

FI (2件)：

G11C 11/34 362 S ,  G11C 11/34 354 B

Fターム (3件)：

5B024AA03 ,  5B024BA17 ,  5B024CA09