特許

J-GLOBAL ID：200903095611712703

半導体集積回路装置の設計方法

発明者： 加藤 昌弘 ,  森 和孝 ,  湯山 恭史 ,  小坂 昌克
出願人/特許権者： 株式会社日立製作所 ,  日立コンピュータエンジニアリング株式会社
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平5-190690
公開番号（公開出願番号）：特開平7-044602
出願日： 1993年08月02日
公開日（公表日）： 1995年02月14日
要約：

【要約】【目的】 半導体集積回路装置の設計段階で、エレクトロマイグレーションが起こる配線を洩れなくチェックでき、設計期間を短縮できる。【構成】 半導体集積回路装置の設計方法において、複数の配線経路からなる信号配線のデータを用意し(101)、信号配線を入力端から出力端に向かう順番に整理し(102)、全ての信号配線に対して配線に流れる電流値を近似計算し(103)、信号配線に対し、算出した電流値を、所定の許容電流値と比較し、この比較結果に基づき、エレクトロマイグレーションが発生する恐れのある信号配線を指摘し(104)、信号配線の配線幅を、エレクトロマイグレーションが発生しない配線幅に設定しなおし(105)、この配線幅に基づき、信号配線のパターンを作成する。これにより、半導体集積回路装置の設計段階で、エレクトロマイグレーションが起こる配線を洩れなくチェックでき、設計期間を短縮できる。

請求項（抜粋）：

下記の(イ)乃至(ホ)の段階を備えたことを特徴とする半導体集積回路装置の設計方法。(イ)複数の配線経路からなる信号配線のデータを用意する段階、(ロ)前記信号配線を入力端から出力端に向かう順番に整理する段階、(ハ)全ての前記信号配線に対して配線に流れる電流値を近似計算する段階、(ニ)前記信号配線に対し、算出した前記電流値を、所定の許容電流値と比較する段階、(ホ)段階(ニ)の比較結果に基づき、エレクトロマイグレーションが発生する恐れのある信号配線を指摘する段階。

IPC (3件)：

G06F 17/50 ,  H01L 21/3205 ,  H01L 21/82

FI (3件)：

G06F 15/60 370 A ,  H01L 21/88 A ,  H01L 21/82 C