特許
J-GLOBAL ID：200903095615727543
不良解析方法とそのシステム
発明者：
出願人/特許権者：
代理人 (1件)：
藤島 洋一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平8-097435
公開番号（公開出願番号）：特開平9-266235
出願日： 1996年03月28日
公開日（公表日）： 1997年10月07日
要約：
【要約】【課題】 半導体装置の設計レイアウト情報を利用することにより、短時間で早期に不良解析をすることができる不良解析方法とそのシステムを提供する。【解決手段】 設計装置12により、半導体装置の設計レイアウト図面を設計レイヤー22の上に描画する。各欠陥検査装置11により、各製造工程1,2,3の間で各半導体ウェーハの欠陥検査を行う。欠陥情報に基づき、欠陥レイヤー21の上に欠陥図面を描画する。欠陥レイヤー21の欠陥図面を設計レイヤー22の設計レイアウト図面に重ね合わせて投影し、設計装置12の画面に表示する。
請求項（抜粋）：
半導体装置の不良解析を行うための方法であって、半導体装置の製造工程間において欠陥検査を行うと共に、欠陥検査により得た欠陥情報を半導体装置の設計レイアウト情報と照合し、欠陥を生じた設計レイアウト上の特徴を検出することを特徴とする不良解析方法。
IPC (2件)：
FI (3件)：
H01L 21/66 A
, H01L 21/66 Z
, G01R 31/28 F
