特許

J-GLOBAL ID：200903095629460833

電界効果トランジスタおよびこれを用いたダイナミック型半導体記憶装置

発明者： 寺内 衛 ,  仁田山 晃寛
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-320383
公開番号（公開出願番号）：特開平5-160408
出願日： 1991年12月04日
公開日（公表日）： 1993年06月25日
要約：

【要約】【目的】SGT類似の構造で、微細化して優れた特性を得ることができる電界効果トランジスタを提供することを目的とする。【構成】中心部をチャネルとするn型の柱状シリコン1の周囲を取り囲むようにゲート絶縁膜6を介してp+ 型ゲート電極7が形成され、柱状シリコン1の両端部にそれぞれn+ 型層2,3を介してソース電極4,ドレイン電極5が形成され、ゲート電極7に与えるバイアスによって柱状シリコン1の外周部から中心部に向かって伸びる空乏層を制御することによりチャネル電流が制御される。

請求項（抜粋）：

中心部をチャネルとする第1導電型の柱状半導体と、この柱状半導体の周囲を取り囲むようにゲート絶縁膜を介して形成されたゲート電極と、前記柱状半導体の両端部にそれぞれ形成されたソース,ドレイン電極とを備え、前記ゲート電極に与えるバイアスによって前記柱状半導体の外周部から中心部に向かって伸びる空乏層を制御することによりチャネル電流が制御されることを特徴とする電界効果トランジスタ。

IPC (2件)：

H01L 29/784 ,  H01L 27/108

FI (3件)：

H01L 29/78 321 V ,  H01L 27/10 325 H ,  H01L 29/78 321 X