特許

J-GLOBAL ID：200903095631910480

メモリ集積回路

発明者： 山田 泰正
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-115598
公開番号（公開出願番号）：特開平5-314777
出願日： 1992年05月08日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】読み出し動作及び書き込み動作時の消費電流を削減すること。【構成】アドレス信号の変化及び、書き込みデータ信号の変化を検知してパルスを発生させる回路3と、ここで発生したパルスのパルス幅を調整するパルス制御回路5を設ける。このパルス幅調整されたパルスにてワード線,デジット線選択回路の選択期間を決定し、この期間以外は電流が流れない様にし、電流削減を計る。

請求項（抜粋）：

内部同期型のメモリ集積回路において、アドレス信号の変化を検知して発生するパルスと書き込みデータ信号の変化を検知して発生するパルスとにより、読み出し周期及び書き込み周期内でワード線,デジット線が選択される期間を制御する手段を設けたことを特徴とするメモリ集積回路。