特許
J-GLOBAL ID：200903095646341619

半導体素子の製造方法

発明者：
竹内 辰也

竹内 辰也 について


出願人/特許権者：
ユーディナデバイス株式会社

ユーディナデバイス株式会社 について


代理人 (1件)： 片山 修平
公報種別：公開公報
出願番号（国際出願番号）：特願2004-032753
公開番号（公開出願番号）：特開2005-223300
出願日： 2004年02月09日
公開日（公表日）： 2005年08月18日
要約：
【課題】 <0-11>-ジャスト方向から<011>方向に至る所望の方向に側面を有する段差領域を高い結晶性の埋め込み層で埋め込んで平坦化する技術を提供すること。【解決手段】 InP系(InP、InGaAs、InGaAsP)化合物半導体結晶の(100)面上に設けられた、<0-11>方向から<011>方向に至る所望の方向に側面を有する段差領域を埋め込むためのInP系(InP、InGaP、InGaAsP)の埋め込み層を、原料ガスに有機塩素化物系ガスの一種である1,2-ジクロロエタン(C2H4Cl2)、1,2-ジクロロプロパン(C3H6Cl2)または1,2-ジクロロエチレン(C2H2Cl2)の何れかのガスを添加して気相成長させることとした。また、ストライプ状の段差領域の延在方向を<0-11>方向から2.5度〜6.5度だけ<011>方向にオフして設けることとした。【選択図】 図2
請求項（抜粋）：
InP系化合物半導体結晶の(100)面上の<011>方向あるいは<0-11>方向に設けられた凸状の段差領域をInP系埋め込み層により埋め込む工程において、 1分子中に塩素原子が1個結合した炭素原子を少なくとも2つ含む有機塩素化物を添加した原料ガスを供給して前記埋め込み層を気相成長させることを特徴とする半導体素子の製造方法。
IPC (3件)：
H01L21/205 ,  H01S5/227 ,  H01S5/323
FI (3件)：
H01L21/205 ,  H01S5/227 ,  H01S5/323
Fターム (21件)：
5F045AA04 ,  5F045AB12 ,  5F045AB17 ,  5F045AB18 ,  5F045AC00 ,  5F045AC08 ,  5F045AC19 ,  5F045AD09 ,  5F045AE25 ,  5F045AF04 ,  5F045AF05 ,  5F045BB01 ,  5F045CA12 ,  5F073AA22 ,  5F073AA89 ,  5F073BA02 ,  5F073CA12 ,  5F073CB02 ,  5F073DA05 ,  5F073DA35 ,  5F073EA29
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM