特許

J-GLOBAL ID：200903095651864026

半導体集積回路の設計方法

発明者： 藤井 力 ,  木村 文浩
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-141034
公開番号（公開出願番号）：特開2000-332117
出願日： 1999年05月21日
公開日（公表日）： 2000年11月30日
要約：

【要約】【課題】 設計期間の短縮,チップ面積の縮小化,ブロック内の配線混雑状況,ブロック間配線の配線経路を考慮してブロック間の配線を行うことができる半導体集積回路の設計方法を得る。【解決手段】 ブロック内の概略配線処理が終了した段階において、ブロック内の領域を区分けした区分領域毎に使用する配線層より、ブロック全体としての必要最小限の配線層数を決定する配線層決定処理4と、ブロック内配線には不必要とされた区分領域毎の配線層を、ブロック内配線に対して配線禁止領域に設定するブロック内配線禁止領域設定処理5と、ブロック内配線禁止領域をブロック間配線領域に設定し、当該ブロック間配線領域にブロック間の配線を行うブロック間配線処理とからなるものである。

請求項（抜粋）：

標準セルから構成される論理ブロックを各ブロック毎にレイアウトし、より上位の階層で組み上げる階層レイアウトのブロック内およびブロック間のレイアウト設計方法であって、ブロック内の概略配線処理が終了した段階において、ブロック内の領域を区分けした区分領域毎に使用する配線層より、ブロック全体としての必要最小限の配線層数を決定する配線層決定処理と、ブロック内配線には不必要とされた区分領域毎の配線層を、ブロック内配線に対して配線禁止領域に設定するブロック内配線禁止領域設定処理と、ブロック内配線禁止領域をブロック間配線領域に設定し、当該ブロック間配線領域にブロック間の配線を行うブロック間配線処理とからなり、前記配線層決定処理は、配線層を所定の層数から上限の層数までの間で逐次増加させながら、配置,概略配線を繰り返し、区分領域毎のブロック内配線が使用する配線層より、ブロック全体としての必要最小限の配線層数を決定する処理であり、配線領域を区分領域に区分けし、配線可能判定処理工程へ移行する配線領域区分け処理と、区分領域毎に、各区分領域のブロック内配線が使用する配線層でブロック全体の配線が可能かを判断し、可能であれば前記配線層決定処理を終了して前記ブロック内配線禁止領域設定処理へ移行し、配線が不可能であれば配線層追加処理へと移行する配線可能判定処理と、使用配線層数を増加して概略配線処理へ移行する配線層追加処理と、概略配線を行ない前記配線可能判定処理へ移行する概略配線処理とからなることを特徴とする半導体集積回路の設計方法。

IPC (4件)：

H01L 21/82 ,  G06F 17/50 ,  H01L 27/04 ,  H01L 21/822

FI (5件)：

H01L 21/82 W ,  G06F 15/60 658 H ,  H01L 21/82 B ,  H01L 21/82 C ,  H01L 27/04 U

Fターム (27件)：

5B046AA08 ,  5B046BA05 ,  5B046BA06 ,  5B046FA07 ,  5F038CA03 ,  5F038CD05 ,  5F038DF14 ,  5F038EZ09 ,  5F064AA04 ,  5F064DD03 ,  5F064DD04 ,  5F064DD10 ,  5F064DD14 ,  5F064DD20 ,  5F064EE02 ,  5F064EE03 ,  5F064EE05 ,  5F064EE15 ,  5F064EE19 ,  5F064EE23 ,  5F064EE26 ,  5F064EE27 ,  5F064EE43 ,  5F064EE57 ,  5F064HH06 ,  5F064HH11 ,  5F064HH12