特許
J-GLOBAL ID:200903095663721166
MOSFET、半導体装置及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
野河 信太郎
公報種別:公開公報
出願番号(国際出願番号):特願2001-240865
公開番号(公開出願番号):特開2003-060064
出願日: 2001年08月08日
公開日(公表日): 2003年02月28日
要約:
【要約】【課題】 占有面積を最小限に抑えながら、オフ特性を向上させるとともに、駆動性能の低下を有効に抑えることができるMOSFETを提供することを目的とする。【解決手段】 第1導電型半導体基板上に形成されたゲート電極と、該ゲート電極に隣接し、前記半導体基板表面に形成されたトレンチ内に埋め込み形成されたトレンチゲート電極とを有し、それぞれのゲート入力に対してAND論理を出力するMOSFETであって、前記ゲート電極直下の不純物濃度が、トレンチゲート電極直下の不純物濃度よりも高く設定されているMOSFET。
請求項(抜粋):
第1導電型半導体基板上に形成されたゲート電極と、該ゲート電極に隣接し、前記半導体基板表面に形成されたトレンチ内に埋め込み形成されたトレンチゲート電極とを有し、それぞれのゲート入力に対してAND論理を出力するMOSFETであって、前記ゲート電極直下の不純物濃度が、トレンチゲート電極直下の不純物濃度よりも高く設定されていることを特徴とするMOSFET。
IPC (4件):
H01L 21/8234
, H01L 27/088
, H01L 29/43
, H01L 29/78
FI (4件):
H01L 27/08 102 C
, H01L 29/78 301 G
, H01L 27/08 102 B
, H01L 29/62 G
Fターム (68件):
4M104AA01
, 4M104BB01
, 4M104BB02
, 4M104BB04
, 4M104BB05
, 4M104BB06
, 4M104BB14
, 4M104BB17
, 4M104BB18
, 4M104BB21
, 4M104BB22
, 4M104BB25
, 4M104BB27
, 4M104BB28
, 4M104BB40
, 4M104CC05
, 4M104DD02
, 4M104DD64
, 4M104DD65
, 4M104DD71
, 4M104DD75
, 4M104DD78
, 4M104DD80
, 4M104EE05
, 4M104EE14
, 4M104EE17
, 4M104FF14
, 4M104FF27
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 5F048AA01
, 5F048AB03
, 5F048AC01
, 5F048BA16
, 5F048BB01
, 5F048BB02
, 5F048BB05
, 5F048BB08
, 5F048BB15
, 5F048BB18
, 5F048BB19
, 5F048BC19
, 5F048BC20
, 5F048BD04
, 5F048BE01
, 5F140AA21
, 5F140AB01
, 5F140AC33
, 5F140BA01
, 5F140BB04
, 5F140BB06
, 5F140BB13
, 5F140BC06
, 5F140BE07
, 5F140BF01
, 5F140BF04
, 5F140BF05
, 5F140BF06
, 5F140BF07
, 5F140BF08
, 5F140BF43
, 5F140BF46
, 5F140BG12
, 5F140BG36
, 5F140BG50
, 5F140BK13
, 5F140BK21
引用特許:
審査官引用 (11件)
-
特開昭53-108781
-
特開平2-162726
-
トランジスタの構造及び製造方法
公報種別:公開公報
出願番号:特願2000-048797
出願人:現代電子産業株式会社
-
特開昭63-311756
-
特開昭53-108781
-
特開平2-162726
-
特開昭63-311756
-
特開平1-123466
-
特開昭53-108781
-
特開平2-162726
-
特開昭63-311756
全件表示
前のページに戻る