特許
J-GLOBAL ID:200903095669129633

積層型電子部品の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 森下 武一
公報種別:公開公報
出願番号(国際出願番号):特願2001-329652
公開番号(公開出願番号):特開2003-133174
出願日: 2001年10月26日
公開日(公表日): 2003年05月09日
要約:
【要約】【課題】 信頼性の高い積層型電子部品を得ることができる製造方法を提供する。【解決手段】 ビアホール30,32〜36,38,39,41,42,44〜48,50は、絶縁シート2,4〜8,10,11,13,14,16〜20,22に金型、レーザ等で穴を明け、スクリーン印刷等の方法でAg,Pd,Cu,Ni,Au,Ag-Pd等の導電体材料をこの穴に充填することにより形成される。一方、空孔31A,37A,40A,43A,49Aは、絶縁シート3,9,12,15,21に金型、レーザ等で穴を明けることにより形成される。必要であれば、空孔31A〜49Aの内周壁にめっき等の方法でAg,Pd,Cu,Ni,Au,Ag-Pd等の導電体材料を付与する(ただし、穴は塞がっていない)。
請求項(抜粋):
絶縁層を積み重ねて構成した積層体内に、ビア導体と内部電極を設けた積層型電子部品の製造方法において、ビアホールを設けた絶縁層と空孔を設けた絶縁層とを積み重ねて、前記ビアホールと前記空孔を前記絶縁層の積み重ね方向に連接する工程と、積み重ねられた前記絶縁層を圧着して前記積層体を形成するとともに、前記ビアホール内の導電体材料を前記空孔内に延在させかつ電気的に接続させてビア導体を形成する工程と、を備えたことを特徴とする積層型電子部品の製造方法。
IPC (6件):
H01G 4/40 ,  H01F 17/00 ,  H01F 27/00 ,  H03H 3/00 ,  H03H 7/075 ,  H05K 3/46
FI (8件):
H01F 17/00 D ,  H03H 3/00 ,  H03H 7/075 A ,  H05K 3/46 H ,  H05K 3/46 N ,  H05K 3/46 Q ,  H01G 4/40 321 A ,  H01F 15/00 D
Fターム (35件):
5E070AA05 ,  5E070CB03 ,  5E070CB13 ,  5E082AA01 ,  5E082AB03 ,  5E082DD07 ,  5E082EE04 ,  5E082EE35 ,  5E346AA12 ,  5E346AA15 ,  5E346AA43 ,  5E346BB02 ,  5E346BB03 ,  5E346BB04 ,  5E346BB06 ,  5E346BB20 ,  5E346CC17 ,  5E346CC31 ,  5E346DD02 ,  5E346DD34 ,  5E346EE24 ,  5E346FF18 ,  5E346FF35 ,  5E346FF45 ,  5E346GG05 ,  5E346GG06 ,  5E346GG08 ,  5E346HH07 ,  5E346HH21 ,  5J024AA01 ,  5J024BA03 ,  5J024DA01 ,  5J024DA05 ,  5J024DA29 ,  5J024EA08
引用特許:
審査官引用 (1件)

前のページに戻る