特許
J-GLOBAL ID：200903095672636996
光センサ回路
発明者：
出願人/特許権者：
代理人 (1件)：
山田 稔
公報種別：公開公報
出願番号（国際出願番号）：特願平4-122992
公開番号（公開出願番号）：特開平5-312645
出願日： 1992年05月15日
公開日（公表日）： 1993年11月22日
要約：
【要約】【目的】 半導体を用いた光センサ回路において、積分電位の飽和を抑制して高精度の光センサ回路を実現すること。【構成】 コンパレータ2の入力とGNDの間には、しきい電圧(Vth)のスイッチ用FET5を有し、ソース電極がコンパレータ2の入力と同電位に接続され、ゲート電極にはコンパレータ2の基準電位Vref が印加されている。コンパレータ2の入力電位(積分電位)Vinが基準電位Vref を超え、さらに、Vref +Vthレベルとなると、スイッチ用FET5がオンして過剰な光電流IpをGNDへリークさせて入力電位VinをVref +Vthレベルにクリップし、入力電位Vinの飽和を防止する。
請求項（抜粋）：
光量に応じて電荷を発生しこれを蓄積して積分電位を出力する光電変換手段と、前記積分電位を受けこれと基準電位とを比較し、前記積分電位が前記基準電位レベルをクロスしたとき検知信号を出力する比較手段と、前記積分電位を一定電位値に設定する電位初期化手段と、を有する光センサ回路において、前記クロス時点後の前記積分電位の増分を制限する電位変化抑制手段を有することを特徴とする光センサ回路。
IPC (2件)：
前のページに戻る
