特許
J-GLOBAL ID：200903095677349537
レベルシフタ回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平5-338215
公開番号（公開出願番号）：特開平7-202650
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：
【要約】【目的】 貫通電流を低減し、レベルシフタ回路の電源の負担を軽減する。【構成】 例えば、入力信号φ21の電位が接地電位Vssから電源電位Vccに変化すると、PMOS31がオン、NMOS33がオフ状態となる。このとき、出力信号φ22の電位は電位Vccよりも高いので、ノードN25は、PMOS31及びNMOS32を介してチャージアップされ始める。その後、NMOS43がオン状態となって出力信号φ22の電位が降下する。ノードN25の電位は、チャージアップされているので、素早くPMOS26がオフ状態され、電源電位Vppから接地電位Vssへ流れる貫通電流が、低減される。また、出力信号φ22の電位が十分降下するとNMOS32がオフ状態となり、電源電位Vppから電源電位Vccへの貫通電流を防止する。
請求項（抜粋）：
入力信号駆動用の第1の電源電位と該第1の電源電位とは異なる第2の電源電位と接地電位との間に接続され、第1電極と第2電極と該第1及び第2電極間の導通を制御する制御電極とを有し前記第2の電源電位に該各第1電極が接続されかつ該各制御電極と該各第2電極とが互いに交差接続されて該各制御電極の電位に基づき前記第2の電源電位と接地電位とを相補的に導通する第1の導電型の第1及び第2のトランジスタを備え、前記入力信号のレベルを変換するレベルシフタ回路において、前記第1の電源電位及び接地電位間に接続され、前記入力信号の電位及び前記第2のトランジスタの第2電極の電位に基づき動作して前記第1のトランジスタの第2電極の電位を制御する第1の駆動回路と、前記第1の電源電位及び接地電位間に接続され、前記入力信号の電位に対して相補的な電位及び前記第1のトランジスタの第2電極の電位に基づき動作して前記第2のトランジスタの第2電極の電位を制御する第2の駆動回路とを、設けたことを特徴とするレベルシフタ回路。
IPC (3件)：
H03K 5/02
, G06F 3/00
, H03K 19/0185
