特許

J-GLOBAL ID：200903095709604070

薄膜トランジスタマトリクスの製造方法

発明者： 大形 公士 ,  和田 保 ,  甫立 真理 ,  平野 琢也 ,  梁井 健一
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-039395
公開番号（公開出願番号）：特開平7-249774
出願日： 1994年03月10日
公開日（公表日）： 1995年09月26日
要約：

【要約】【目的】 薄膜トランジスタマトリクスの製造方法に関し、ゲート電極およびゲートバスラインの陽極酸化を行う際、ゲート電極等との間の電圧を所定の範囲に抑えて、ゲート絶縁膜等に電荷が蓄積されたり、絶縁破壊を引き起こすことなく、しきい値シフトや短絡等の電気的欠陥のない薄膜トランジスタを提供する。【構成】 透明絶縁基板1の上に少なくともソース電極22 、ドレイン電極およびドレインバスライン21 、コンタクト層31 ,32 、動作半導体層41 、ゲート絶縁膜51 、ゲート電極およびゲートバスライン6を形成した後、ゲート電極およびゲートバスライン6を陽極酸化する際、ゲート電極およびゲートバスライン6とフロート状態のドレイン電極およびドレインバスライン21 の間の電位差を、その間を電気的に接続する等の方法によって動作半導体層41 またはゲート絶縁膜51 が絶縁破壊されない電位差に保持する。

請求項（抜粋）：

透明絶縁基板の上に少なくとも、ソース電極、ドレイン電極およびドレインバスライン、コンタクト層、動作半導体層、ゲート絶縁膜、ゲート電極およびゲートバスラインを形成した後、該ゲート電極およびゲートバスラインを陽極酸化する際、該ゲート電極およびゲートバスラインとともに該ドレイン電極およびドレインバスラインに電圧を印加することを特徴とする薄膜トランジスタマトリクスの製造方法。

IPC (3件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500