特許
J-GLOBAL ID：200903095723470672
同期クロック生成回路
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-215789
公開番号（公開出願番号）：特開平9-064732
出願日： 1995年08月24日
公開日（公表日）： 1997年03月07日
要約：
【要約】【課題】リファレンスクロック切替時でも縦続された複数のPLL回路の各出力クロック間の位相の変動を抑制することのできる同期クロック生成回路を提供することを目的とする。【解決手段】入力クロックに出力クロックを同期させ、ホールドオーバー状態の要求に応じてループゲインを下げる位相同期ループ回路3と、位相同期ループ回路3に複数のリファレンスクロックを選択的に供給するクロック選択回路1と、前記クロック選択回路1の選択クロックの断を検出して前記クロック選択回路に他のクロックを選択するよう命令すると共に、位相同期ループ回路3にホールドオーバー状態を要求し、クロック選択切替後、ホールドオーバー状態解除を要求する入力断検出回路2とを具備して構成するようにした。
請求項（抜粋）：
入力クロックに出力クロックを同期させ、ホールドオーバー状態の要求に応じてループゲインを下げる位相同期ループ回路と、前記位相同期ループ回路に複数のリファレンスクロックを選択的に供給するクロック選択回路と、前記クロック選択回路の選択クロックの断を検出して前記クロック選択回路に他のクロックを選択するよう命令すると共に、前記位相同期ループ回路にホールドオーバー状態を要求し、クロック選択切替後、ホールドオーバー状態解除を要求する入力断検出回路とを具備する同期クロック生成回路。
IPC (2件)：
FI (2件)：
前のページに戻る
