特許
J-GLOBAL ID：200903095745719682
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-001480
公開番号（公開出願番号）：特開平11-204655
出願日： 1998年01月07日
公開日（公表日）： 1999年07月30日
要約：
【要約】【課題】 半導体装置の製造方法に関し、二種類の閾値電圧のMOSトランジスタを製造する工程で、ディプレッションMOSトランジスタやディプレッションMOSキャパシタも作り込まれた集積回路を含む半導体装置をマスク工程の増加なしに製造する。【解決手段】 Siウエハ61にpウエル用不純物導入領域64、チャネル・カット用不純物導入領域65、チャネル・ドーズ用不純物導入領域66、nウエル用不純物導入領域68、チャネル・カット用不純物導入領域69、チャネル・ドーズ用不純物導入領域70などの形成後、開口71A及び開口71Bをもつレジスト膜71を形成し、n型MOS高Vthトランジスタ形成予定部分に追加のVthコントロール用p型不純物イオン注入を行なうと共に前記追加のVthコントロール用p型不純物イオン注入に依ってディプレッションp型MOSトランジスタ形成予定部分のVthコントロール用n型不純物をコンペンセイトする。
請求項（抜粋）：
半導体基板上に一導電型ウエルを形成する為の開口をもつ第1のレジスト膜を形成する工程と、次いで、前記第1のレジスト膜をマスクとして一導電型ウエル形成用及び反対導電型MOSトランジスタに於けるチャネル・カット用及び反対導電型MOSトランジスタに於けるVthコントロール用それぞれの不純物イオン注入を行なう工程と、次いで、前記第1のレジスト膜を除去してから改めて反対導電型ウエルを形成する為の開口をもつ第2のレジスト膜を形成する工程と、次いで、前記第2のレジスト膜をマスクとして反対導電型ウエル形成用及び一導電型MOSトランジスタに於けるチャネル・カット用及び一導電型MOSトランジスタに於けるVthコントロール用それぞれの不純物イオン注入を行なう工程と、次いで、反対導電型MOS高Vthトランジスタ形成予定部分及びディプレッション一導電型MOSトランジスタ形成予定部分に開口をもつレジスト膜を形成する工程と、次いで、前記反対導電型MOS高Vthトランジスタ形成予定部分に追加のVthコントロール用一導電型不純物イオン注入を行なうと共に前記追加のVthコントロール用一導電型不純物イオン注入に依ってディプレッション一導電型MOSトランジスタ形成予定部分のVthコントロール用反対導電型不純物をコンペンセイトする工程とが含まれてなることを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/8238
, H01L 27/092
