サンプル/ホールド回路

発明者： ,
出願人/特許権者：
代理人 (1件)：芝野正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-174271
公開番号（公開出願番号）：特開2001-006385
出願日： 1999年06月21日
公開日（公表日）： 2001年01月12日
要約：

【要約】【課題】 S/H回路におけるオペアンプを安定動作させる。【解決手段】 S/H回路のサンプリング状態において、例えば2つの入力側容量Ci1,Ci2にそれぞれVIN-VRM,VRM-VINの各電圧を印加する回路構成を採用することで、ホールド状態において、その入力電圧VIN成分同士が打ち消し合い、オペアンプの入力端子電圧INM,INPが、入力電圧VINに依存しないようにしたことを特徴とする。

請求項（抜粋）：

サンプリングした入力電圧及び基準電圧を保持する一対の容量と、これらの容量に蓄えられた電圧を所定のタイミングで所定時間伝える一対のスイッチと、これらのスイッチを介して送られる電圧に応じた電圧を出力する出力部とを有するサンプル/ホールド回路において、サンプリング状態時に前記一対の容量に前記入力電圧及び基準電圧とを逆向きに印加することで、ホールド状態における前記出力部の入力端子に供給される電圧が前記入力電圧に依存しないようにしたことを特徴とするサンプル/ホールド回路。

IPC (2件)：

G11C 27/02 602 , H03M 1/12

FI (2件)：

G11C 27/02 602 D , H03M 1/12 A

Fターム (5件)：

5J022AA01 , 5J022BA00 , 5J022CB01 , 5J022CF02 , 5J022CF07

前のページに戻る