特許

J-GLOBAL ID：200903095752615663

半導体記憶装置

発明者： 吉田 正信
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-023936
公開番号（公開出願番号）：特開平5-226665
出願日： 1992年02月10日
公開日（公表日）： 1993年09月03日
要約：

【要約】【目的】 本発明は半導体記憶装置に関し、FLASHメモリにおいて、消去時にBAND TO BANDトンネルと呼ばれる現象を抑える半導体記憶装置を提供することを目的としている。【構成】 所定量の不純物を注入してなる半導体基板と、該半導体基板上に絶縁膜を介して配設するフローティングゲートと、該フローティングゲートと容量結合することで該フローティングゲートの電位を制御得るコントロールゲートと、該フローティングゲートを挟んで対向する位置に、該半導体基板に注入された不純物の逆のタイプの不純物よりなるソース、及びドレインとを有するMISトランジスタを複数備えた半導体記憶装置であって、前記ソースに所定電圧を印加する場合、該ソースに印加すべき電圧と同一レベルの電圧を前記半導体基板に印加するように構成する。

請求項（抜粋）：

所定量の不純物を注入してなる半導体基板と、該半導体基板上に絶縁膜を介して配設するフローティングゲートと、該フローティングゲートと容量結合することで該フローティングゲートの電位を制御得るコントロールゲートと、該フローティングゲートを挟んで対向する位置に、該半導体基板に注入された不純物の逆のタイプの不純物よりなるソース、及びドレインと、を有するMISトランジスタを複数備えた半導体記憶装置であって、前記ソースに所定電圧を印加する場合、該ソースに印加すべき電圧と同一レベルの電圧を前記半導体基板に印加することを特徴とする半導体記憶装置。

IPC (3件)：

H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434