特許

J-GLOBAL ID：200903095762763873

記憶システム

発明者： マヌ・タパー ,  シェンツェ・チェン
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (1件)： 上野 英夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-164459
公開番号（公開出願番号）：特開平9-016505
出願日： 1996年06月25日
公開日（公表日）： 1997年01月17日
要約：

【要約】【課題】信頼性および耐故障性に優れ、高い総帯域幅を達成し、かつデータを共用する、ファイバ・チャネル調停ループへの多重コンピュータ・ホスト・アクセスを行う装置および方法を提供する。【解決手段】複数の制御装置を有する複数のホストを備えるマルチホスト記憶システム。各ホスト制御装置310、328は、複数のファイバ・チャネル調停ループ1a、1b、2a、2bのうちの1つに接続される。各ファイバ・チャネル・ループは複数のメモリ記憶装置302ないし308、316ないし322を備える。各メモリ記憶装置は、それぞれ、各ループ内の隣接するメモリ記憶装置の対応するデータ転送ポートに接続された、複数のデータ転送ポートを有する。

請求項（抜粋）：

複数のメモリ記憶装置を有し、各メモリ記憶装置が、第1のデータ転送ポートと第2のデータ転送ポートとを有し、すべてのメモリ記憶装置の第1のデータ転送ポートが、第1のループを形成するように相互接続され、すべてのメモリ記憶装置の第2のデータ転送ポートが、第2のループを形成するように相互接続された、第1のメモリ記憶装置クラスタと、複数のメモリ記憶装置を有し、各メモリ記憶装置が、第1のデータ転送ポートと第2のデータ転送ポートとを有し、すべてのメモリ記憶装置の第1のデータ転送ポートが、第3のループを形成するように相互接続され、すべてのメモリ記憶装置の第2のデータ転送ポートが、第4のループを形成するように相互接続された、第2のメモリ記憶装置クラスタと、第1のループと通信する第1の制御装置と、第3のループと通信する第2の制御装置とを有する第1のホストと、第2のループと通信する第1の制御装置と、第4のループと通信する第2の制御装置とを有する第2のホストとを備えることを特徴とするマルチホスト情報記憶システム。

IPC (2件)：

G06F 13/10 340 ,  G06F 3/06 302

FI (2件)：

G06F 13/10 340 B ,  G06F 3/06 302 B