特許

J-GLOBAL ID：200903095790859401

信号化演算における相補性回避装置

発明者： エリック・スプランク
出願人/特許権者： ジェネラル・インスツルメント・コーポレイション・オブ・デラウエア
代理人 (1件)： 竹内 澄夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-330480
公開番号（公開出願番号）：特開平7-202849
出願日： 1994年12月08日
公開日（公表日）： 1995年08月04日
要約：

【要約】DESのようなセキュリテイー演算の実施が提供され、在来の実施によって与えられる相補性の弱点を克服する。DESの実施において、信号化プロセッサ(10)がDES演算をデータ・ブロックに印加する。DESプロセッサは、データ・ブロック(X)を受けるための第1の入力ポート(14)と、信号化キー(K)を受けるための第2の入力ポート(12)と、信号化の後にデータ・ブロックを出力するための出力ポート(15)とを含む。相補性を有さない非線形関数(20、22、24)が、ポートの少なくとも1つに印加される。非線形関数は、DESのS-Boxから利点的に導かれる参照用テーブルから成る。【目的】【構成】【効果】

請求項（抜粋）：

相補性特性を有するブロック・セキュリテイー演算を使用する確実なデータ通信を与えるための装置であって、セキュリテイー演算をデータ・ブロックに印加するための暗号化手段であって、前記暗号化手段が、前記データ・ブロックを受けるための第1の入力ポートと、暗号化キーを受けるための第2の入力ポートと、前記キーに基づく前記演算によって処理した後に前記データ・ブロックを出力するための出力ポートとを含む、暗号化手段と、前記暗号化手段の外部的な、相補性を有さない関数を印加するための、前記ポートの少なくとも1つに接続された手段とから成る、装置。

IPC (3件)：

H04K 1/00 ,  H04H 1/00 ,  H04K 3/00