特許
J-GLOBAL ID:200903095793976964

半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法

発明者:
出願人/特許権者:
代理人 (1件): 伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願平6-008848
公開番号(公開出願番号):特開平7-221104
出願日: 1994年01月28日
公開日(公表日): 1995年08月18日
要約:
【要約】【目的】本発明はフリップチップ実装法等に用いて好適な半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法に関し、半導体装置の製造効率及び試験効率の向上を図ると共に製品コストの低減を図ることを目的とする。【構成】半導体チップ1に形成された電極パッド5に対応する位置に電極ピン形成孔4が設けられると共に電極ピン形成孔4の深さが電極ピン形成孔4の径寸法より長くなるよう構成された電極ピン形成用マスク3を半導体チップ1に配設し、この電極ピン形成用マスク3を用いてスクリーン印刷を行うことにより電極ピン形成孔4に導電材ペースト6を導入し、その後に電極ピン形成用マスク3を半導体チップ1から取り除くことにより電極ピン5を形成する。
請求項(抜粋):
半導体チップ(1)に形成された電極パッド(2)に外部接続用の電極ピン(5)を形成する工程を有した半導体装置の製造方法において、該半導体チップ(1)が形成された後、該半導体チップ(1)に形成された電極パッド(2)に対応する位置に電極ピン形成孔(4,22)が設けられると共に、該電極ピン形成孔(4,22)の深さが該電極ピン形成孔(4,22)の径寸法より長くなるよう構成された電極ピン形成用マスク(3,20,30)を該半導体チップ(1)に配設し、該電極ピン形成用マスク(3,20,30)を用いてスクリーン印刷を行うことにより、該電極ピン形成孔(4,22)に導電部材(6)を導入し、その後、該電極ピン形成用マスク(3,20,30)を該半導体チップ(1)から取り除くことにより、該半導体チップ(1)に形成された電極パッド(2)に、径寸法よりも高さが高い電極ピン(5)を形成することを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/321 ,  H01L 21/60 311 ,  H01L 21/66
FI (4件):
H01L 21/92 B ,  H01L 21/92 C ,  H01L 21/92 F ,  H01L 21/92 Z

前のページに戻る