特許

J-GLOBAL ID：200903095803113650

半導体装置の製造方法

発明者： 柳谷 諭
出願人/特許権者： 株式会社東芝
代理人 (1件)： 大胡 典夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-188133
公開番号（公開出願番号）：特開2003-007642
出願日： 2001年06月21日
公開日（公表日）： 2003年01月10日
要約：

【要約】 (修正有)【課題】 電力ロスを低下させるとともに接合不良を抑え、歩留まりを向上することができる半導体装置の製造方法を提供すること。【解決手段】 表面に拡散層2の形成された半導体基板1上に、第1のメタル層3を形成する工程と、これを加熱して前記半導体基板と前記第1のメタル層の界面に合金層4を形成する工程と、前記合金層を形成した後、前記第1のメタル層上に第2のメタル層5を形成する工程とを備える。

請求項（抜粋）：

表面に拡散層の形成された半導体基板上に、第1のメタル層を形成する工程と、これを加熱して前記半導体基板と前記第1のメタル層の界面に合金層を形成する工程と、前記合金層を形成した後、前記第1のメタル層上に第2のメタル層を形成する工程とを備えることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/28 301 ,  H01L 21/28

FI (2件)：

H01L 21/28 301 L ,  H01L 21/28 Z

Fターム (15件)：

4M104AA01 ,  4M104BB02 ,  4M104BB03 ,  4M104BB04 ,  4M104BB16 ,  4M104CC01 ,  4M104DD01 ,  4M104DD26 ,  4M104DD34 ,  4M104DD37 ,  4M104DD78 ,  4M104FF13 ,  4M104FF17 ,  4M104HH05 ,  4M104HH15

引用特許：

審査官引用 (1件)

• 特開昭51-040865