特許

J-GLOBAL ID：200903095815640450

出力バッファ型ATM交換機におけるセル廃棄優先順位制御装置及び方法

発明者： 石田 圭司郎
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平4-104284
公開番号（公開出願番号）：特開平5-300169
出願日： 1992年04月23日
公開日（公表日）： 1993年11月12日
要約：

【要約】【目的】 本発明は、出力バッファ型ATM交換機において、セルの入力順序と出力順序が異なることなくセル廃棄優先順位の制御を行う出力バッファ型ATM交換機におけるセル廃棄優先順位制御装置を提供する。【構成】 出力バッファ型ATM交換機におけるセル廃棄優先順位制御装置において、セル廃棄優先順位に関係なく、セル到着順に入出力する兼用バッファ回路1と、高優先廃棄セルを廃棄し低優先廃棄セルのみをセル到着順に入力し前記兼用バッファ回路1に出力する低優先廃棄セル専用バッファ回路3と、前記兼用バッファ回路1が許容値を越えたとき、セル入力を前記兼用バッファ回路1から前記低優先廃棄専用バッファ回路3に切替えるリレー回路2を備えることにより、セル入力順序と出力順序が異なることなくセル廃棄優先順位を制御する。

請求項（抜粋）：

セル廃棄優先順位に関係無く到着順に入力されたセルを同一順序で出力する兼用バッファ回路と、高優先廃棄セルを廃棄し、低優先廃棄セルのみをセル到着順に前記兼用バッファ回路に出力する低優先廃棄セル専用バッファ回路と、前記兼用バッファ回路が許容値を越えた時、セル入力を前記兼用バッファ回路から前記低優先廃棄セル専用バッファ回路に切替えるリレー回路とを備えることを特徴とする出力バッファ型ATM交換機におけるセル廃棄優先順位制御装置。