特許

J-GLOBAL ID：200903095843682398

半導体試験装置

発明者： 新居 達久
出願人/特許権者： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-359752
公開番号（公開出願番号）：特開2001-174516
出願日： 1999年12月17日
公開日（公表日）： 2001年06月29日
要約：

【要約】【課題】 半導体デジタル回路からのデジタル信号出力期間内に発生するオーバーシュート、アンダーシュ-ト及び波形の歪を短時間且つ低コストで検出すること。【解決手段】 オーバーシュートがあると、ピークホールド回路13がハイレベルを保持し、アンダーシュートがあると、ピークホールド回路15がハイレベルを保持し、波形の歪があると、ピークホールド回路14がハイレベルを保持するため、いずれの場合もオア回路17からハイレベルが出力され、不良品を検出する。正常波形の場合、ピークホールド回路13、14、15全てがローレベルを保持するため、オア回路17からローレベルが出力され、良品を検出する。

請求項（抜粋）：

入力信号と第1の基準電圧とを比較する第1の比較回路と、入力信号と第2の基準電圧とを比較する第2の比較回路と、第1の比較回路の比較結果信号を非反転又は反転してピークホールドする第1のピークホールド手段と、第2の比較回路の比較結果信号を反転してピークホールドする第2のピークホールド手段と、第1、第2のピークホールド手段の保持信号の論理和を取る論理回路と、を具備することを特徴とする半導体試験装置。

IPC (2件)：

G01R 31/28 ,  G01R 31/26

FI (2件)：

G01R 31/26 G ,  G01R 31/28 D

Fターム (17件)：

2G003AA07 ,  2G003AB01 ,  2G003AF06 ,  2G003AH02 ,  2G003AH04 ,  2G032AC03 ,  2G032AD01 ,  2G032AD07 ,  2G032AE07 ,  2G032AE08 ,  2G032AG07 ,  2G032AH04 ,  2G032AH07 ,  9A001BB05 ,  9A001JJ48 ,  9A001KK54 ,  9A001LL05