特許

J-GLOBAL ID：200903095859123992

半導体装置の製造方法

発明者： 土居 司
出願人/特許権者： シャープ株式会社
代理人 (1件)： 梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平5-144751
公開番号（公開出願番号）：特開平7-014917
出願日： 1993年06月16日
公開日（公表日）： 1995年01月17日
要約：

【要約】【構成】 基板(図示ぜず。)上に下層配線1を形成し、窒素を含む有機ソース系プラズマCVD法を用いて、下層配線1全面に第1絶縁膜2を形成する。次に、第1絶縁膜2上に、TEOS-O3系常圧CVD法を用いて、第2絶縁膜3を形成する。その後、有機シラノール系ガラス4を塗布し、熱処理により、硬化させる。続いて、エッチバックを行った後、プラズマCVD法により、平坦化絶縁膜である第3絶縁膜5を形成する。【効果】 従来より膜中水分量の少ない、膜質の改善されたTEOS-O3系常圧CVD法による絶縁膜を形成することができる。

請求項（抜粋）：

配線による半導体基板上の凹凸を平坦化する工程を有する半導体装置の製造方法に於いて、上記半導体基板上に上記配線を設けた後、窒素を含む有機ソースを用いたプラズマCVD法により上記配線の全面を被覆するように第1絶縁膜を堆積する第1工程と、TEOS-O3系常圧CVD法により上記第1絶縁膜上の凹凸を埋めるように第2絶縁膜を堆積する第2工程とを有することを特徴とする、半導体装置の製造方法。

IPC (4件)：

H01L 21/768 ,  H01L 21/316 ,  H01L 21/3205 ,  H01L 21/3065

FI (2件)：

H01L 21/90 P ,  H01L 21/302 L