特許

J-GLOBAL ID：200903095898704641

電子回路

発明者： 平松 昌高
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 鈴木 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平6-181662
公開番号（公開出願番号）：特開平8-043494
出願日： 1994年08月02日
公開日（公表日）： 1996年02月16日
要約：

【要約】【目的】 少ない専用論理および専用インタフェースで、LSIの入出力ピンの故障位置を検出する。【構成】 LSI1の検査時には選択信号100が“1”に設定され、検査装置から入出力ピン103aにハイレベルの信号103が入力される。この信号103はLSI1の実装不良がなければ入力ドライバ155を介して、検査用クロック信号101が“1”のときに、レジスタ159に保持される。レジスタ159からは反転したローレベルの信号114が出力され、セレクタ161は信号114を選択し、データ出力信号110はローレベルとなる。次のサイクルで、入出力ピン103aからレジスタ159の内容が出力され、検査装置によってサンプルされる。

請求項（抜粋）：

複数の入出力ピンを有し、該入出力ピンを介して信号が入出力する内部回路を備えてなるLSIを、基板上に複数個搭載した電子回路において、各LSIは、LSIの入出力ピンと基板上の配線パターンとの接続状態を検査する検査状態または通常動作状態の何れかに設定される手段と、該検査状態において検査対象のLSIであるか否かが指示される手段と、該検査状態が設定されて、検査対象の入出力ピンを介して入力された信号を保持する手段と、該検査対象のLSIであることに応じて該保持された信号を反転出力あるいは順出力して読み出し、該検査対象の入出力ピンに出力する手段とを備えていることを特徴とする電子回路。

IPC (4件)：

G01R 31/28 ,  G01R 31/04 ,  H01L 21/66 ,  H01L 21/82

FI (2件)：

G01R 31/28 V ,  H01L 21/82 T