特許

J-GLOBAL ID：200903095905756717

トランジスタのバイアス安定化回路

発明者： 川崎 英俊
出願人/特許権者： ソニー株式会社
代理人 (1件)： 藤島 洋一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平8-079370
公開番号（公開出願番号）：特開平9-246881
出願日： 1996年03月08日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】 外付け部品を用いることなく且つ無調整で、デバイス特性のばらつきや電源電圧変動の影響を受けずにバイアスを安定化させる。【解決手段】 FET13のソースは電流飽和抵抗RcsおよびバイパスコンデンサCs の並列回路を介して接地される。電流飽和抵抗Rcsは、印加電圧が所定の電圧に達するまでは電流が印加電圧に比例して増加するが、印加電圧が所定の電圧以上のときには電流が飽和して略一定になる。RF入力信号が十分小さい場合、回路に流れる電流は電圧飽和抵抗Rcsの飽和電流Icsに一致し、FET13のソース・ゲート間電圧Vgsは、FET13のしきい値電圧にかかわらず電流が飽和電流Icsになるようにバイアスされる。ゲートバイアス電圧Vggが変動した場合でも、FET13のバイアス点は常に電流が飽和電流Icsとなるように保たれる。

請求項（抜粋）：

バイアス安定化の対象となるトランジスタのソース・ドレインまたはエミッタ・コレクタに対して直列に、所定値以上の印加電圧に対して電流が飽和する電流飽和抵抗を設けたことを特徴とするトランジスタのバイアス安定化回路。

IPC (4件)：

H03F 3/189 ,  H01L 27/04 ,  H01L 21/822 ,  H03F 3/60

FI (3件)：

H03F 3/189 ,  H03F 3/60 ,  H01L 27/04 R