特許

J-GLOBAL ID：200903095917848544

半導体装置及びその製造方法

発明者： 佐藤 慎吾 ,  土谷 政信
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-187031
公開番号（公開出願番号）：特開2001-015501
出願日： 1999年06月30日
公開日（公表日）： 2001年01月19日
要約：

【要約】【課題】 接合終端構造におけるパッシベーション膜を耐圧低下を防ぎつつ、性質を変えずに設計通りに容易に微細加工できる構造を有する高信頼性の高耐圧型の半導体装置及びその製造方法を提供することを目的としている。【解決手段】 n型シリコン基板30に形成された高耐圧素子の接合終端部における、アノード層32とEQPR層34との間のシリコン基板30上及びRESURF層33上に、SIPOS膜36/多結晶シリコン膜37/SIPOS膜38の3層構造からなるパッシベーション膜を形成し、このパッシベーション膜を絶縁膜31、35、40によって被覆し、この絶縁膜上にアノード層32と接続されるアノード電極41と、EQPR層34と接続されるEQPR電極42を形成することを特徴としている。

請求項（抜粋）：

第1の導電型を有する半導体基板表面に、少なくとも素子領域として選択的に形成された第2の導電型を有する第1の不純物拡散層と、前記第1の不純物拡散層を取り囲んで隣接している、前記第1の不純物拡散層より低濃度の第2の導電型を有する第2の不純物拡散層と、前記第2の不純物拡散層とは所定の間隔を有して前記第1と第2の不純物拡散層を取り囲んでいる、前記半導体基板より高濃度の第1の導電型を有する第3の不純物拡散層と、少なくとも前記第2の不純物拡散層と、前記第3の不純物拡散層の縁部とそれらの間の半導体基板表面の接合終端部を覆って設けられたパッシベーション膜とを具備し、前記パッシベーション膜は、第1の半導電性膜と、前記第1の半導電性膜上に形成された導電性膜と、前記導電性膜上に形成された第2の半導電性膜との積層体として構成されていることを特徴とする半導体装置。

IPC (2件)：

H01L 21/314 ,  H01L 21/329

FI (2件)：

H01L 21/314 A ,  H01L 29/91 B

Fターム (4件)：

5F058BA05 ,  5F058BC20 ,  5F058BJ01 ,  5F058BJ10