特許

J-GLOBAL ID：200903095938678509

半導体基板貼り合わせ装置

発明者： 柳田 一隆 ,  藤山 靖朋
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平5-168422
公開番号（公開出願番号）：特開平7-006937
出願日： 1993年06月16日
公開日（公表日）： 1995年01月10日
要約：

【要約】【目的】 反りの大きな基板や、凸状に反らせて保持することが難しい基板でも、気泡を含むことなく、容易に安定的に貼り合わせることのできる半導体基板貼り合わせ装置を提供する。【構成】 少なくとも一組の貼り合わせられる基板7,8の貼り合わせ面の位置を決める基板位置決め手段6と、前記少なくとも一組の基板7,8を、その貼り合わせ面が互いに接触しないように間隙をとって向かい合わせて保持する基板保持手段5,2と、前記一組の基板7,8の端部から順に圧力を加えて貼り合わせる加圧手段1と、前記加圧手段1の基板加圧位置に連動し、前記加圧されていない基板部分の前記間隙を保持する基板間隙制御手段3,4,9と、を有することを特徴とする半導体基板貼り合わせ装置。

請求項（抜粋）：

半導体基板を他の基板に貼り合わせる半導体基板貼り合わせ装置において、少なくとも一組の貼り合わせられる基板の貼り合わせ面の位置を決める基板位置決め手段と、前記少なくとも一組の基板を、その貼り合わせ面が互いに接触しないように間隙をとって向かい合わせて保持する基板保持手段と、前記一組の基板の端部から順に圧力を加えて貼り合わせる加圧手段と、前記加圧手段の基板加圧位置に連動し、前記加圧されていない基板部分の前記間隙を保持する基板間隙制御手段と、を有することを特徴とする半導体基板貼り合わせ装置。