特許
J-GLOBAL ID：200903095956294475
記憶制御装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
有近 紳志郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-009088
公開番号（公開出願番号）：特開2001-202199
出願日： 2000年01月18日
公開日（公表日）： 2001年07月27日
要約：
【要約】【課題】 スループット性能を重視した運用とレスポンスタイムを重視した運用とを上位装置までの距離に応じて切り換える。【解決手段】 記憶制御装置10は、上位装置A20,B30,C40までの距離に関する情報をサービスプロセッサ50から入力され、接続距離情報テーブル1060に保持し、当該接続距離情報テーブル1060を参照して、記憶制御装置側で処理するI/Oの多重度を上位装置毎に制御する。【効果】 上位装置までの距離が大きい場合は多重I/O処理するI/O数を多くしてスループット性能の向上を図り、上位装置までの距離が小さい場合は多重I/O処理するI/O数を少なくするか又は単一I/O処理してレスポンスタイムの短縮を図ることが出来る。
請求項（抜粋）：
多重通信可能なシリアルシリアル通信プロトコルにより、上位装置と通信を行う記憶制御装置であって、前記上位装置と前記記憶制御装置との距離に関する情報を保持する手段と、前記保持している距離に関する情報に応じて決定される通信の多重度に従って上位装置との通信を行う手段とを有する記憶制御装置。
IPC (2件)：
G06F 3/06 301
, G06F 3/06
G06F 3/06 301 M
, G06F 3/06 301 Y
5B065BA01
, 5B065CA16
, 5B065CE04
, 5B065CE11
