特許

J-GLOBAL ID：200903095966206078

半導体不揮発性記憶素子の製造方法

発明者： 土屋 達男
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平5-097303
公開番号（公開出願番号）：特開平6-296028
出願日： 1993年03月31日
公開日（公表日）： 1994年10月21日
要約：

【要約】【構成】 半導体基板の表面領域に、半導体基板を窒化してトンネルシリコン窒化膜12を形成する工程と、トンネルシリコン窒化膜上に化学的気相成長法によりトンネルシリコン酸化膜13を形成する工程と、トンネルシリコン酸化膜上に化学的気相成長法によりシリコン窒化膜を形成する工程と、シリコン窒化膜上にシリコン酸化膜を形成する工程と、シリコン酸化膜上に導電性のゲート電極材料を形成する工程と、ホトエッチングによりゲート電極を形成する工程とをそなえる。【効果】 従来に比較して、薄いトンネルシリコン窒化膜上への厚いトンネルシリコン酸化膜の形成が可能となるため、トンネルシリコン窒化膜を低温で短時間で形成でき、製造時間を短縮することが可能となり、かつ素子特性の変動を抑制することが可能となる。また、トンネルシリコン酸化膜を厚くできることから、記憶保持性の向上が可能となる。

請求項（抜粋）：

一導電型の半導体基板の表面領域に、半導体基板を窒化してトンネルシリコン窒化膜を形成する工程と、トンネルシリコン窒化膜上に化学的気相成長法によりトンネルシリコン酸化膜を形成する工程と、トンネルシリコン酸化膜上に化学的気相成長法によりシリコン窒化膜を形成する工程と、シリコン窒化膜上にシリコン酸化膜を形成する工程と、シリコン酸化膜上に導電性のゲート電極材料を形成する工程と、ホトエッチングによりゲート電極を形成する工程とをそなえることを特徴とする半導体不揮発性記憶素子の製造方法。

IPC (3件)：

H01L 29/788 ,  H01L 29/792 ,  H01L 21/318