特許
J-GLOBAL ID：200903095966220780
表示素子の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
伊藤 洋二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-021339
公開番号（公開出願番号）：特開平11-219783
出願日： 1998年02月02日
公開日（公表日）： 1999年08月10日
要約：
【要約】【課題】 基板上に表示用電極を形成した後、この表示用電極にリード端子電極をめっきにより形成する薄膜EL素子の製造方法において、保護膜の剥離及び保護膜上へのめっき析出を抑制する。【解決手段】 ガラス基板1上においてリード端子電極9、10を形成する領域以外に第1保護膜7を形成し、この第1保護膜7上に、第1保護膜7の硬化温度よりも低い硬化温度で第2保護膜8を形成した後、両保護膜7、8をマスクとして無電解めっき法により、リード端子電極9、10を形成する領域に選択的に成膜処理を行い、リード端子電極9、10を形成する。
請求項（抜粋）：
基板(1)上に、表示用の電圧を印加するための表示用電極(2、6)を形成した後、この表示用電極(2、6)にリード端子電極(9、10)をめっきにより形成する表示素子の製造方法であって、前記基板(1)上において前記リード端子電極(9、10)を形成する領域以外に、第1保護膜(7)を形成する工程と、前記第1保護膜(7)上に、前記第1保護膜(7)の硬化温度よりも低い硬化温度で第2保護膜(8)を形成する工程と、前記両保護膜(7、8)をマスクとして無電解めっき法により、前記リード端子電極(9、10)を形成する領域に選択的に成膜処理を行い、前記リード端子電極(9、10)を形成する工程とを備えることを特徴とする表示素子の製造方法。
IPC (4件)：
H05B 33/06
, G02F 1/1343
, G02F 1/1345
, H05B 33/10
H05B 33/06
, G02F 1/1343
, G02F 1/1345
, H05B 33/10
