特許
J-GLOBAL ID：200903095984747582
集積回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-295815
公開番号（公開出願番号）：特開平6-152342
出願日： 1992年11月05日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】構成の複雑化を最小限に止めながら、出力側の出力特性に変化が生じてディジタル信号の波形が理想状態からずれていても、これを理想的なディジタル信号として取り込むことができ、これにより誤動作の発生を防止することを可能とする。【構成】クロック差動入力回路1は、差動入力のディジタル信号(システムクロックCK,/CK)に基づいて差動で所定の第1内部クロックを生成する。またクロック単相入力回路2は、前記差動入力のディジタル信号の一方に基づいて単相で所定の第2内部クロックを生成する。位相比較回路3は、第1内部クロックと第2内部クロックとの位相差を検出する。そしてデータ単相入力回路 4-1〜4-n は、位相比較回路3により検出された位相差に応じたデータ入力位相でデータD1 〜Dn のそれぞれの入力を行う。
請求項（抜粋）：
複数のディジタル信号を入力して動作する集積回路において、前記複数のディジタル信号のうちの少なくとも1つを差動で入力し、この差動入力のディジタル信号に基づいて差動で所定の第1信号を生成する第1信号生成手段と、前記差動入力のディジタル信号の一方に基づいて単相で所定の第2信号を生成する第2信号生成手段と、前記第1信号生成手段により生成された前記第1信号と前記第2信号生成手段により生成された前記第2信号との位相差を検出する位相比較手段と、この位相比較手段により検出された位相差に応じたデータ入力位相で前記複数のディジタル信号のそれぞれの入力を行う入力手段とを具備したことを特徴とする集積回路。
IPC (2件)：
前のページに戻る
