特許

J-GLOBAL ID：200903095984996906

化合物半導体ヘテロ接合ゲート電界効果トランジスタ

発明者： 長岡 正見
出願人/特許権者： 株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平3-256850
公開番号（公開出願番号）：特開平5-102190
出願日： 1991年10月04日
公開日（公表日）： 1993年04月23日
要約：

【要約】【目的】 高いシートキャリア濃度を有し、かつキャリアの走行速度が高い化合物半導体ヘテロ接合ゲートFETを提供することを目的とする。【構成】 ドーピングされた第1の半導体からなるチャネル層をドーピングされていない第1の半導体からなる二つの層で挟んだ積層構造を有し、かつ積層構造の上層に第1の半導体と組成が異なる第2の半導体からなる障壁層を有する。またはドーピングされた第1の半導体からなるチャネル層の上層および下層に第1の半導体と組成が異なる第2の半導体からなる障壁層を有し、かつ障壁層のうちの少なくとも一方とチャネル層との間にドーピングされていない第1の半導体からなる層を有する。【効果】 本発明によれば、高いシートキャリアの濃度を有し、かつキャリアの走行速度が高い化合物半導体ヘテロ接合ゲートFETが得られる。

請求項（抜粋）：

ドーピングされた第1半導体からなるチャネル層をドーピングされていない第1の半導体からなる二つの層で挟んだ積層構造を有し、かつ前記積層構造の上層に前記第1の半導体と組成が異なる第2の半導体からなる障壁層を有することを特徴とする化合物半導体ヘテロ接合ゲート電界効果トランジスタ。

IPC (3件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/205

引用特許：

審査官引用 (3件)

• 特開平4-326735
  
• 特開昭63-184369
  
• 特開昭62-243367