特許
J-GLOBAL ID：200903095993147415
マイクロプロセッサおよびデバッグ装置
発明者：
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-043766
公開番号（公開出願番号）：特開2000-242523
出願日： 1999年02月22日
公開日（公表日）： 2000年09月08日
要約：
【要約】【課題】 デバッグ情報を入出力するデバッグ制御回路が内蔵されたマイクロプロセッサにおいて、デバッグ専用端子を増やさずに外部のデバッグ装置との間でより多くのデバッグ情報を効率良く送受信できるようする。【解決手段】マイクロプロセッサと外部デバイスとの間での情報交換が行われる通常のバスアクセスタイミングを避けたタイミングで、外部バスの内部接続をマイクロプロセッサの内部バスからデバッグ制御回路に切り替る。これにより、マイクロプロセッサと外部デバイスとの間での情報の交換と、マイクロプロセッサとデバッグ装置とのデバッグ情報の送受信とを同一バスを共有して行うことができる。この結果、デバッグ専用端子を増設することなく、多くのデバッグ情報をマイクロプロセッサとデバッグ装置との間で送受信できるようになる。
請求項（抜粋）：
CPUコアが接続される内部バスを介してデバッグ情報を入出力するデバッグ制御回路が内蔵されたマイクロプロセッサにおいて、外部バスと前記内部バスを接続し通常のバスアクセスのタイミングでデータ送受信を行う経路と、前記外部バスと前記デバッグ制御回路とを接続しデバッグ情報のバスアクセスのタイミングでデバッグ情報の送受信を行う経路とを切り替える外部バス制御手段を具備し、前記外部バスに接続された外部デバッグ装置からの制御信号に基づき、前記外部バス制御手段における経路を前記外部バスと前記デバッグ制御回路との接続に切り替え、前記デバッグ情報のバスアクセスのタイミングでデバッグ情報の送受信を行うことを特徴とするマイクロプロセッサ。
Fターム (3件)：
5B042GC04
, 5B042GC05
, 5B042HH03
