特許
J-GLOBAL ID：200903095993538104
半導体集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-316804
公開番号（公開出願番号）：特開平6-163536
出願日： 1992年11月26日
公開日（公表日）： 1994年06月10日
要約：
【要約】【目的】 半導体集積回路装置について、クロック信号等の入力を必要とする複数の入力端子における信号の伝搬の時間差を減少させる。【構成】 半導体集積回路装置において、入力端子13を覆うように面状に配線12を形成する。これにより、信号の入力から各入力端子13への冗長な配線の距離を低減することができる。よって、入力端子13への信号の入力から各々の入力端子13へ到達するまでの伝搬の時間差を低減することができる。
請求項（抜粋）：
複数の入力端子に接続された配線を有する半導体集積回路装置であって、前記配線が前記複数の入力端子を含む領域を覆い、面状に形成されていることを特徴とする半導体集積回路装置。
IPC (4件)：
H01L 21/3205
, H01L 21/82
, H01L 27/04
, H03K 17/04
H01L 21/88 A
, H01L 21/82 W
