特許

J-GLOBAL ID：200903095995078984

適応型デッドタイム設定回路及びその発生方法

発明者： イウリア ルス ,  デイナ ウィルヘルム ,  ピーター グリーン
出願人/特許権者： インターナショナル レクティファイアー コーポレイション
代理人 (2件)： 竹沢 荘一 ,  中馬 典嗣
公報種別：公表公報
出願番号（国際出願番号）：特願2006-554257
公開番号（公開出願番号）：特表2007-527190
出願日： 2005年02月22日
公開日（公表日）： 2007年09月20日
要約：

【課題】 ハーフブリッジ回路内のスイッチングデバイスのハードスイッチングを阻止する。【解決手段】 オシレータ駆動型のハーフブリッジ回路のための適応型デッドタイム設定回路であって、ハーフブリッジ回路の中間接続点における電圧を検出する検出回路と、前記電圧のHレベルからLレベルへの遷移を示す第1の信号を発生する第1の回路と、少なくとも前記第1の信号に基づいて、オシレータを制御する適応型デッドタイム信号を出力する出力回路とを備えてなる回路である。【選択図】 図3

請求項（抜粋）：

オシレータ駆動型のハーフブリッジ回路のための適応型デッドタイム設定回路であって、 ハーフブリッジ回路の中間接続点における電圧を検出する検出回路と、 前記電圧のHレベルからLレベルへの遷移を示す第1の信号を発生する第1の回路と、 少なくとも前記第1の信号に基づいて、オシレータを制御する適応型デッドタイム信号を出力する出力回路とを備えてなる回路。

IPC (1件)：

H02M 7/48

FI (1件)：

H02M7/48 E

Fターム (5件)：

5H007AA06 ,  5H007CA02 ,  5H007CB12 ,  5H007DB01 ,  5H007DC05