特許

J-GLOBAL ID：200903096007293553

半導体装置の製造方法

発明者： 菅谷 文孝
出願人/特許権者： 新日本製鐵株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-174277
公開番号（公開出願番号）：特開平9-008027
出願日： 1995年06月16日
公開日（公表日）： 1997年01月10日
要約：

【要約】【目的】 ゲート絶縁膜の信頼性を低下させることなくゲート電極を形成する。【構成】 多結晶シリコン膜3を凹凸形状にパターニングしてから、熱酸化を行って多結晶シリコン膜3の凹部を実質的にすべてシリコン酸化膜7とする。ゲート電極形成マスク4のアッシング工程で多結晶シリコン膜3の凸部が浮遊状態にならないためにゲート酸化膜2の耐圧以上の電荷がゲート電極5に蓄積されることがなく、ゲート酸化膜2が絶縁破壊されない。また、ゲート酸化膜2が露出していない状態で上記アッシング工程が行われるため、ゲート酸化膜2がダメージを受けないのでゲート酸化膜2でのリーク電流が増加しない。

請求項（抜粋）：

半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に導電性薄膜を形成する工程と、前記第1の絶縁膜が露出しないように前記導電性薄膜を凹凸形状にエッチングする工程と、前記導電性薄膜を熱酸化して前記導電性薄膜の凹部に第2の絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/316 ,  H01L 29/78 ,  H01L 21/336

FI (2件)：

H01L 21/316 S ,  H01L 29/78 301 P