特許
J-GLOBAL ID：200903096043843918
LSIテストボード
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平5-294301
公開番号（公開出願番号）：特開平7-128405
出願日： 1993年10月29日
公開日（公表日）： 1995年05月19日
要約：
【要約】【目的】 テストボードに所望に機能を持たせるテスト用追加回路を多種類のテストデバイスに汎用的に利用可能にするLSIテストボードを提供する。【構成】 テストヘッドの接触端子に接続される第1の端子10と該第1の端子に接続される第2の端子11とを有する第1の基板1と、第1の基板の第2の端子の上に着脱可能に接続される第3の端子20と該第3の端子に接続される複数の第4の端子21を有する第2の基板2と、第2の基板の第4の端子の上に着脱可能に接続される複数の第5の端子30と該第5の端子に接続されるLSIソケット31を有する第3の基板3とを有し、第2の基板は、所定の第3の端子20と所定の第4の端子21との間に、D/A変換回路22やA/D変換回路23のよなテスト追加回路を設ける。
請求項（抜粋）：
テストヘッドの接触端子に接続される複数の第1の端子と該第1の端子から所定の配線を介在して接続される第2の端子とを有する第1の基板と、この第1の基板の第2の端子の上に着脱可能に接続される第3の端子と該第3の端子に所定の配線を介在して接続される複数の第4の端子を有する第2の基板と、この第2の基板の第4の端子の上に着脱可能に接続される複数の第5の端子と該第5の端子に所定の配線を介在して接続されるLSIソケットを有する第3の基板とを有し、上記第2の基板は、所定の第3の端子と所定の第4の端子との間に、入力信号の形式を変更して出力するテスト用追加回路を備えて成るものであることを特徴とするLSIテストボード。
IPC (2件)：
FI (2件)：
G01R 31/28 S
, G01R 31/28 V
