特許

J-GLOBAL ID：200903096062649227

パケット処理装置

発明者： 山田 博希
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 宮崎 昭夫
公報種別：公開公報
出願番号（国際出願番号）：特願2004-342147
公開番号（公開出願番号）：特開2006-157243
出願日： 2004年11月26日
公開日（公表日）： 2006年06月15日
要約：

【課題】入力されるパケットのトラヒック状況に関わらず所定の時間が経過すればリコンフィギュレーションが可能なパケット処理装置を提供する。【解決手段】入力バッファ11は、入力速度V1のパケットを、V1+αの速度で出力する。リコンフィギュアブルデバイス14は、入力されたV1+αの速度のパケットに対して全てのパケットに対して同一の処理時間でパケット処理を行なって出力する。出力バッファ16は、リコンフィギュアブルデバイス14から出力されたV1+αの速度のパケットを入力し、V1の速度で出力する。入力バッファ11は、リコンフィギュアブルデバイス14をリコンフィギュレーションする際には、パケットの出力を停止し、所要の量(d)のパケットを一時的に蓄積し、リコンフィギュレーションの後、少なくとも、dに相当するパケット量/α時間を経過後に次のリコンフィギュレーションのためのパケットの蓄積を開始する。【選択図】図1

請求項（抜粋）：

第1の速度のパケットを入力し、該第1の速度よりも大きい第2の速度でパケットを出力する入力バッファと、回路記述データの切り替えによりハードウェア回路の変更が可能な1つまたは複数直列され、前記入力バッファから出力された全てのパケットに対してデータフロー型のパイプライン処理により同一の遅延処理時間でパケット処理を行なって出力するリコンフィギュラブルデバイスと、該リコンフィギュラブルデバイスから出力された第2の速度のパケットを入力し、前記第1の速度で出力する出力バッファと、を有するパケット処理装置において、 前記入力バッファは、前記リコンフィギュラブルデバイスをリコンフィギュレーションする際、パケットの出力を停止し、前記処理遅延時間のパケットを一時的に蓄積した後、パケットの出力を開始し、少なくとも、前記処理遅延時間に相当するパケット量/(第2の速度と第1の速度の差分)の時間経過後に、次のリコンフィギュレーションのためのパケットの蓄積を開始するように構成されていることを特徴とするパケット処理装置。

IPC (3件)：

H04L 29/08 ,  G06F 11/22 ,  H04L 13/08

FI (3件)：

H04L13/00 307C ,  G06F11/22 330D ,  H04L13/08

Fターム (8件)：

5B048AA20 ,  5B048DD05 ,  5B048DD08 ,  5B048FF03 ,  5K034AA05 ,  5K034HH21 ,  5K034HH57 ,  5K034MM08